ELS1427 Q1510 10 1 独習インテル® FPGA OpenCL 基礎演習（AltasSoC ボード編） | マクニカオンラインサービス ELS1427 Q1510 10 1

(1)

独習

OpenCL

基礎演習

Atlas-SoC

編

(2)

独習

OpenCL

基礎演習

Atlas-SoC

編

1.

資料 SoC 利用 OpenCL™ FPGA 高位合成行う方法解

提供 SDK for OpenCL 使用演習体験迅速簡単セ

構築方法理解演習単純配列算処理 OpenCL 実装

演習環境 1-1.

本演習記開発環境使用

表1-1.1 資料明使用い主開発環境

項番項目内容

1 PC Microsoft® Windows® 7 Professional sp1 64 bit 搭載 64 bit ン

2 Quartus®

Prime 開発ソ

SoC FPGA 開発

ソ開発必要ン生成行い

本明書 Quartus Prime 開発ソョン v15.1 使用い

■ Quartus Prime 開発ソョン v15.1

http://dl.altera.com/15.1/?edition=lite

3 SoC EDS ARM® DS-5TM Altera Edition

SoC FPGA ソ開発

ョンソン

本明書 SoC EDS v15.1.1 使用い

■ SoC ンン v15.1.1

http://dl.altera.com/soceds/15.1.1/?edition=standard

4 SDK for

OpenCL

FPGA OpenCL ソ開発

OpenCL ネン実行

本明書 SDK for OpenCL v15.1 使用い

■ SDK for OpenCL v15.1

http://dl.altera.com/opencl/15.1/?edition=standard

5 Atlas-SoC 本資料明使用 Cyclone® V SoC 搭載

Terasic Atlas-SoC

■ Atlas-SoC

http://rocketboards.org/foswiki/view/Documentation/AtlasSoCDevelopmentPlatform

6 演習ン本資料演習使用 Atlas-SoC 動作単純配列算処理

OpenCL 実装

ョン入力確保乱数格納行いネ FPGA

演算算値正い比較

(4)

Atlas-SoC 1-2.

Cyclone V SoC 搭載い

図1-2.1 Atlas-SoC

(1) Atlas-SoC 設定確認

図1-2.2 SW10 設定

表1-2.1 SW10 設定表

ン信号内容設定

SW10-1 MSEL 0

ン FPGA ンュョン方

法選択使用

ON

SW10-2 MSEL 1 OFF

SW10-3 MSEL 2 ON

SW10-4 MSEL 3 OFF

SW10-5 MSEL 4 ON

(5)

付属内容 1-3.

独習 OpenCL 基礎演習 Atlas-SoC 版付属

Self-study_Altera_OpenCL_basic_v15.1 for Atlas-Soc.zip 解凍以含い

■ BSP_Atlas ン

board

c5soc_atlas

arm32 ：ョン用等

c5soc_atlas_sharedonly ：ン driver

board_env.xml share

■ Lab 演習

Altera-SoCFPGA-OpenCL-vectorAdd.tar.gz ■ SD_Image OpenCL 用 SD

atlas_opencl_sdimage_v1511_r3.tgz

(6)

ン

2.

SDK for OpenCL ン ARM Cortex-A9 セ ANSI C

言語あ OpenCL C 記述ソ関数ネ FPGA ンセ

合成実行

章 OpenCL 開発けネ FPGA ンへ合成ン理解

ン 2-1.

2-1-1.一般的ン

OpenCL 一般的ン図示

確保セ処理準備セ制御移

セそ処理後再び制御戻処理完了通知

図 2-1-1.1 一般的ン

2-1-2. SDK for OpenCL 実装

SDK for OpenCL ARM Cortex-A9 セ

DDR3-SDRAM セ FPGA FPGA 内 RAM 実装

(7)

開発 2-2.

OpenCL 記述 OpenCL FPGA 実装部分記述ネ

そネ制御記述

ネ OpenCL C 記述そセ動作最

初ネ標準 C 言語記述正く動作確認 OpenCL C 変換

推奨

続いネ FPGA ン合成ン .aocx Altera Offline Compiler eXecutable

file 生成 Linux 転送

PC ン環境実行可能ョンン

転送

ョン実行生成 .aocx FPGA ンュョンネ

記述機能等処理 FPGA 使用実行

図 2-2.1 SDK for OpenCL 開発

(8)

事前準備

3.

章演習実施必要機材確認ン

後述既ン済場合新ン必要あ飛

ばくい

Quartus Prime 開発ソン

3-1.

(1) 今回 Quartus Prime v15.1 Windows 版ンン

償セン必要ンョン無償ョン構い

(2) Windows 環境変数開い LM_LICENSE_FILE 追 OpenCL 評価用セン

設定

［注意事項］

 OpenCL 評価用セン別途客様担当代理店問い合わくい

図 3-1.1 LM_LICENSE_FILE 環境変数設定

SoC EDS ン

3-2.

SoC EDS v15.1.1 Windows 版ンン

SDK for OpenCL ン

3-3.

SDK for OpenCL v15.1 Windows 版ンン

OK

LM_LICENSE_FILE 設定い確認

(9)

v15.1 用 Atlas-SoC ン追 3-4.

付属 BSP_Atlas 中身 board share SDK for OpenCL v15.1 ン

例： C:¥altera¥15.1¥hld 書くい

図 3-4.1 Atlas-SoC ン追

board c5soc_atlas 追 share¥models¥dm

5csema4u23c6n_dm.xml 追

Windows 環境変数確認設定

3-5.

Windows 環境変数開い記変数追くい

(1) 以環境変数在正い値設定い確認

● 変数： ALTERAOCLSDKROOT

値：例： C:\altera\15.1\hld

● 変数： QUARTUS_ROOTDIR

値：例： C:\altera\15.1\quartus

(2) 以環境変数追

● 変数： AOCL_BOARD_PACKAGE_ROOT

値： %ALTERAOCLSDKROOT%\board\c5soc_atlas

● 変数： PATH

値： %QUARTUS_ROOTDIR%\bin64;%ALTERAOCLSDKROOT%\windows64\bin

(10)

演習出 3-6.

付属内 Lab 中あ Altera-SoCFPGA-OpenCL-vectorAdd.tar.gz PC

任意ワ例 C:¥Work 解凍

解凍ンンンン実行

Windows SoC EDS ン例 C:¥altera¥15.1¥embedded 開

そあ Embedded_Command_Shell.bat ンン起動以

ン Altera-SoCFPGA-OpenCL-vectorAdd.tar.gz 解凍

$ cd "C:\Work" ↲

$ tar -xzf Altera-SoCFPGA-OpenCL-vectorAdd.tar.gz ↲

［注意事項］

 ＆解凍先や日本語全角文無いう注意くい

そ他ン

3-7.

UART ソン本資料 Tera Term 使用い機能的等

あば別使構い

ンやン別途作成者関連情報参考

くい

Atlas-SoC PC 接続

3-8.

PC Atlas-SoC 接続 microSD 挿入電源入くい

図 3-8.1 Atlas-SoC PC 接続

［注意事項］

 付属内 SD_Image

atlas_opencl_sdimage_v1511_r3.tgz

あンン tar -xzf ン解凍ソ

Win32DiskImager 使用 microSD 書込

AC

PC ( ン)

USB

ネ

ETHERNET UART

microSD Card

Atlas-SoC

USBBLASTER II

(11)

PC側ネワ設定 3-9.

Atlas-SoC PC Ethernet 接続設定行い

(1) Windows ュンネ選択ネワ共セン

(2) 設定変更開い接続選択右選択

(3) 表示ンネョン 4 (TCP/IPv4) 選択

ン

(4) 次 IP 使う入 IP ネ任意入

力例 IP ： 192.168.1.31、ネ： 255.255.255.0 設定

(12)

UART 接続確認 Linux 起動 3-10.

(1) Atlas-SoC PC UART 接続い確認

(2) Atlas-SoC 接続い COM 選択 115200 設定

図 3-10.1 Tera Term 設定

(3) Atlas-SoC WARM RESET ン

図 3-10.2 Atlas-SoC WARM RESET ン

(4) Linux ンソ Linux 起動表示ン login ン root ↲

入力

(5) passwd ↲ 入力 root ワ設定

(6) 新規ワ要求場合例 altera.123 ↲ 入力後う一度 altera.123 ↲

入力入力際ワ表示

115200 選択

中央あ WARM RST ン (KEY4)

root ン

ワ入力

(13)

Ethernet 接続確認 3-11.

Atlas-SoC PC Ethernet 接続い確認

(1) Linux ンソ任意 IP 設定例 192.168.1.30 設定以

う入力くい

# ifconfig eth0 192.168.1.30 ↲

(2) 続い Linux び PC 双方 Ping 送正く接続い確認そ際

Ping 通い場合 Windows 設定解除くい

図 3-11.1 Ethernet 接続確認 Linux ンソ実行

(14)

演習

4.

演習前述 3-6. 演習出解凍 Altera-SoCFPGA-OpenCL-vectorAdd 使用

単純配列算処理 OpenCL 実装

ョン入力確保乱数格納行いネ FPGA 演算

算値正い比較

ンン起動

4-1.

後ほ実行ネンョンンン

ンンン実行

(1) Windows SoC EDS ン例 C:¥altera¥15.1¥embedded

開そあ Embedded_Command_Shell.bat ンン

起動

(2) ンン以実行

$ export ALTERAOCLSDKROOT="C:\altera\15.1\hld" ↲

$ export PATH=${ALTERAOCLSDKROOT}/bin:$PATH ↲

$ export AOCL_BOARD_PACKAGE_ROOT=${ALTERAOCLSDKROOT}/board/c5soc_atlas ↲

(3) 現在認識い確認

$ cd "C:\altera\15.1\hld\bin" ↲

$ aoc --list-boards ↲

Board list:

(15)

ネン 4-2.

ネンン Quartus Prime 開発ソ実行 Quartus

Prime 開発ソ起動中あば終了くい

(1) ンン以ン入力

$ cd "C:\Work\Altera-SoCFPGA-OpenCL-vectorAdd\device" ↲

$ aoc -v --report vectorAdd.cl -o vectorAdd.aocx --board c5soc_atlas_sharedonly ↲

aoc: Environment checks are completed successfully. You are now compiling the full flow!!

aoc: Selected target board c5soc_atlas_sharedonly aoc: Running OpenCL parser....

c:/Work/Altera-SoCFPGA-OpenCL-vectorAdd/device/vectorAdd.cl:23:47: warning: decl aring kernel argument with no 'restrict' may lead to low kernel performance __kernel void vectorAdd(__global const float *x,

^

c:/Work/Altera-SoCFPGA-OpenCL-vectorAdd/device/vectorAdd.cl:24:47: warning: decl aring kernel argument with no 'restrict' may lead to low kernel performance __global const float *y,

^ 2 warnings generated.

aoc: OpenCL parser completed successfully. aoc: Compiling....

aoc: Linking with IP library ...

+---+ ; Estimated Resource Usage Summary ; +---+---+ ; Resource + Usage ; +---+---+

; Logic utilization ; 65% ;

; Dedicated logic registers ; 27% ;

; Memory blocks ; 24% ;

; DSP blocks ; 0% ; +---+---; aoc: First stage compilation completed successfully.

aoc: Hardware generation completed successfully.

(2) 使用 PC ネン 13 分程度ン

ンン表示待

(3) ン成以う vectorAdd.aocx 生成

$ ls –l ↲

合計 2276

(16)

ョンン 4-3.

(1) ンン以ン入力

$ cd "C:\Work\Altera-SoCFPGA-OpenCL-vectorAdd" ↲

$ make all ↲

arm-linux-gnueabihf-g++ host/src/main.cpp common/src/AOCL_Utils.cpp -o vector_a dd -IC:/altera/15.1/hld/host/include -Icommon/inc -LC:\altera\15.1\hld/board/ c5soc_atlas\arm32\lib -LC:/altera/15.1/hld/host/arm32/lib -Wl,--no-as-needed -la lteracl -lalterahalmmd -lalterammdpcie -lelf -lrt -ldl -lstdc++

(2) ン成以う vector_add 生成

$ ls –l ↲

合計 52

(17)

転送 4-4.

ョンン済ネ Atlas-SoC microSD 転送

(1) SCP セュ使用転送

SCP 経由 PC Atlas-SoC microSD 転送 PC

scp <source_filename> root@<board_ip_address>:<target_filename> ン使用

(2) ンン次う入力 vector_add ョン Atlas-SoC

転送接続続けう聞場合 yes ↲ 入力例ワ

altera.123 ↲ 使用

$ scp vector_add root@192.168.1.30:/home/root ↲

Could not create directory '/home/11149/.ssh'.

The authenticity of host '192.168.1.30 (192.168.1.30)' can't be established. ECDSA key fingerprint is SHA256:SZhkriFhnzX/arvfUwpBVVAG57AUnFXGLCSwRCnHA0E.

Are you sure you want to continue connecting (yes/no)? yes ↲

Failed to add the host to the list of known hosts (/home/11149/.ssh/known_hosts) .

Password:

vector_add 100% 42KB 42.3KB/s 00:00

(3) 次う入力 vectorAdd.aocx Atlas-SoC 転送再度ワ altera.123 ↲

使用

$ scp ./device/vectorAdd.aocx root@192.168.1.30:/home/root ↲

Could not create directory '/home/11149/.ssh'.

The authenticity of host '192.168.1.30 (192.168.1.30)' can't be established. ECDSA key fingerprint is SHA256:SZhkriFhnzX/arvfUwpBVVAG57AUnFXGLCSwRCnHA0E. Are you sure you want to continue connecting (yes/no)? yes ↲

Failed to add the host to the list of known hosts (/home/11149/.ssh/known_hosts) .

Password:

vectorAdd.aocx 100% 1663KB 1.6MB/s 00:00

Atlas-SoC microSD 転送

yes 入力

ワ入力

(18)

OpenCL 実行 4-5.

転送ネ FPGA ンュョンョン実行 OpenCL

動作確認

(1) Linux ンソ以う入力 Linux ュ

# source ./init_opencl.sh ↲

(2) 次のように入力正常動作い確認

# aocl diagnose ↲

aocl diagnose: Running diagnostic from /home/root/aocl-rte-15.1.0-1.arm32/board/c5soc/arm32/bin

Verified that the kernel mode driver is installed on the host machine.

Using platform: Altera SDK for OpenCL Board vendor name: Altera Corporation

Board name: DE0nanoSoc : Cyclone V SoC Development Kit

Buffer read/write test passed.

DIAGNOSTIC_PASSED

(3) 次のように入力転送実行可能

# chmod 777 vector_add ↲

# chmod 777 vectorAdd.aocx ↲

(4) Linux OpenCL ネン行いンュョ

ン成 LED 点滅ン変化

# aocl program /dev/acl0 vectorAdd.aocx ↲

aocl program: Running reprogram from /home/root/aocl-rte-15.1.0-1.arm32/board/c5soc/arm32/bin Reprogramming was successful!

(5) Linux ARM 実行

# ./vector_add ↲

Initializing OpenCL

Platform: Altera SDK for OpenCL Using 1 device(s)

c5soc_atlas_sharedonly : Cyclone V SoC Development Kit Using AOCX: vectorAdd.aocx

Reprogramming device with handle 1 Launching for device 0 (1000000 elements)

Time: 318.877 ms

(19)

ネン結果確認 4-6.

ンネン確認

(1) Quartus Prime 開発ソ起動 File ュ ⇒ Open Project

C:¥Work¥Altera-SoCFPGA-OpenCL-vectorAdd¥device¥vectorAdd¥top.qpf 開

図 4-6.1 Quartus Prime 開発ソ起動 File ュ ⇒ Open Project

(2) Processing ュ ⇒ Compile Report 選択

(20)

免責び利用注意

弊社資料入手客様記使用注意一いい使用くい

2. 本資料予告く変更あ

3. 本資料作成万全期い万一不明点や誤記載漏気点あ本資料入手記代理店一報いけば幸い

株式会社 : http://www.altima.co.jp 術情報 EDISON: https://www.altima.jp/members/index.cfm

株式会社セ : http://www.elsena.co.jp 術情報 ETS : https://www.elsena.co.jp/elspear/members/index.cfm

4. 本資料取扱い回路術関運用結果影響い責任負いあ了くい

改版履歴

Revision 年概要

ELS1427 Q1510 10 1 独習インテル® FPGA OpenCL 基礎演習（AltasSoC ボード編） | マクニカオンラインサービス ELS1427 Q1510 10 1

独習

OpenCL

基礎演習

Atlas-SoC

編

独習

OpenCL

基礎演習

Atlas-SoC

編

目次

1.

ン

2.

事前準備

3.

演習

4.

改版履歴